

**Pitalica 1.**

	1	2	3	4	5	6	7	8
ADD R1, R2,R3	IF	ID	EX	MEM	WB			
OR R2,R3,R4		IF	ID	EX	MEM	WB		
LD R4, (R1)6			IF	ID	EX	MEM	WB	
SW R1, (R5)1				IF	ID	EX	MEM	WB

Hazard podatak postoji između 1 i 3 kao i između 1 i 4 instrukcije:

- Između 1 i 3 instrukcije (ADD i LD) hazard se događa u 4 taktu kada LD čita pogrešnu vrednost registra R1- LD čita pogrešnu vrednost registra R1 zato što ADD tek na kraju 5 takta(WB faza) upisuje novu vred(pravu ili tačnu) R1
- Između 1 i 4 instrukcije (ADD i SW) hazard se događa u 5 taktu kada SW čita pogrešnu vrednost R1 (PAŽNJA: iako u taktu 5 ADD upisuje u R1 pravu vrednost, ona je tek na kraju 5 takta upisana u R1, a ovde je u 5 taktu u praleli čitanje R1 od strane SW instrukcije i upisivanje u R1 od strane ADD)

**Pitalica 2.**


	1	2	3	4	5	6	7	8
ADD R1, R2,R3	IF	ID	EX	MEM	WB			
LD R4, (R5)6		IF	ID	EX	MEM	WB		
SW R4, (R1)1			IF	STALL	ID	EX	MEM	WB

Odgovor je 8 taktova – zato što smo morali u taktu 4 da zaustavimo pipeline kako bi LD instrukcija generisala vrednost reg R4 koju inače SW u tom istom taktu kada LD generiše(još nije izgenerisala)R4 traži vrednost reg R4, a ne može da joj prosledi (to može tek na kraju EX stepena, kada LD izgeneriše tačnu vred R4 reg)

Imamo prosleđivanje u 6 taktu iz MEM -> EX (LD instrukcija prosleđuje tačnu vrednost R4 SW instrukciji)

**Pitalica 3.**

To je manje više teorijsko pitanje.Odgovor je pod A).



Slika 12 Pipeline organizacija procesora

stepen	instrukcija
IF	sve instrukcije $IF/ID.IR \leftarrow Mem[PC];$ $IF/ID.NPC, PC \leftarrow (if\ EX/MEM.cond\ then\ (EX/MEM.ALUOUT)\ else\ (PC + 4));$
ID	sve instrukcije $ID/EX.A \leftarrow Regs[IF/ID.IR_{6..10}]; ID/EX.B \leftarrow Regs[IF/ID.IR_{11..15}];$ $ID/EX.NPC \leftarrow IF/ID.NPC; ID/EX.IR \leftarrow IF/ID.IR;$ $ID/EX.Imm \leftarrow (IF/ID.IR_{16})^{16} \# IF/ID.IR_{16..31};$
EX	<b>ALU instrukcije</b> $EX/MEM.IR \leftarrow ID/EX.IR;$ $EX/MEM.ALUOUT \leftarrow ID/EX.A\ func\ ID/EX.B;$ ih $EX/MEM.ALUOUT \leftarrow ID/EX.A\ op\ ID/EX.Imm;$ $EX/MEM.cond \leftarrow 0;$
	<b>load/store instrukcije</b> $EX/MEM.IR \leftarrow ID/EX.IR;$ $EX/MEM.ALUOUT \leftarrow ID/EX.A + ID/EX.Imm;$ $EX/MEM.cond \leftarrow 0;$ $EX/MEM.B \leftarrow ID/EX.B;$
	<b>branch instrukcije</b> $EX/MEM.ALUOUT \leftarrow ID/EX.NPC + ID/EX.Imm;$ $EX/MEM.cond \leftarrow (ID/EX.A\ op\ 0);$
MEM	<b>ALU instrukcije</b> $MEM/WB.IR \leftarrow EX/MEM.IR;$ $MEM/WB.ALUOUT \leftarrow EX/MEM.ALUOUT;$
	<b>load/store instrukcije</b> $MEM/WB.IR \leftarrow EX/MEM.IR;$ $MEM/WB.LMD \leftarrow Mem[EX/MEM.ALUOUT]$ ih $Mem[EX/MEM.ALUOUT] \leftarrow EX/MEM.B;$
WB	<b>ALU instrukcije</b> $Regs[MEM/WB.IR_{16..20}] \leftarrow MEM/WB.ALUOUT;$ ih $Regs[MEM/WB.IR_{11..15}] \leftarrow MEM/WB.ALUOUT;$
	<b>load instrukcije</b> $Regs[MEM/WB.IR_{11..15}] \leftarrow MEM/WB.LMD;$

Slika 13 Operacije koje se izvršavaju u stepenima *pipeline*-a